Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供一种高效薄膜砷化镓太阳电池及制备方法,该太阳电池至少包括沿其厚度方向依次分布的:砷化镓衬底、GaAs成核层、GaInP腐蚀阻挡层、晶格渐变缓冲模块、GaInAs帽层、AlGaInP顶电池、AlGaInAs/AlGaInP隧穿结、G...
  • 本发明公开了高压双向可控硅静电防护器件及制作方法,包括P型衬底、P型阱、高压N阱;P型阱中寄生PNP三极管的发射极P+注入和寄生NPN三极管的发射极N+注入采用交替型布局,最大限度缩减了可控硅横向放电路径的长度,极大降低PNPN正反馈导通路...
  • 一种集成电路器件包括:第一纳米片堆叠;连接到第一纳米片堆叠的第一源极/漏极;位于第一源极/漏极上的第一接触;第二纳米片堆叠;连接到第二纳米片堆叠的第二源极/漏极;位于第二源极/漏极上的第二接触;以及位于第一纳米片堆叠与第二纳米片堆叠之间的绝...
  • 本申请提供一种阵列基板和显示面板,阵列基板中的像素电路包括第一晶体管、第二晶体管和第三晶体管,阵列基板包括依次层叠的衬底、第一有源层、第一金属层、第二金属层、多个第一过孔、第二有源层和多个第二过孔,第一有源层中的第一有源结构包括公共掺杂区,...
  • 本发明提供了一种半导体器件及其制备方法,衬底包括PMOS区、NMOS区以及位于PMOS区和NMOS区之间的隔离沟槽;隔离介质层,包括:第一部分位于隔离沟槽内,覆盖隔离沟槽的侧壁和底部;第二部分位于第一部分上且与第一部分直接接触,第二部分高于...
  • 本发明公开了一种硅终端金刚石与氮化硼集成的CMOS器件及方法,涉及半导体器件技术领域,CMOS器件包括集成于同一金刚石衬底层且间隔设置的NMOS器件和PMOS器件,NMOS器件位于金刚石衬底层的第一区域,PMOS器件位于金刚石衬底层的第二区...
  • 示例性堆叠器件结构包括设置在衬底上方的半导体层堆叠件以及双功函金属(DWFM)栅极。半导体层堆叠件包括设置在第二半导体层上方的第一半导体层。DWFM栅极包括第一栅极介电层、第二栅极介电层、第一类型功函金属层和第二类型功函金属层。第一栅极介电...
  • 本公开的一个方面涉及结构。该结构包括:第一层间介电(ILD)层;导电部件,设置在第一ILD层中;蚀刻停止层(ESL),设置在第一ILD层上;第二ILD层,设置在ESL上;以及金属部件,设置在第二ILD层中并且与导电部件接触,其中金属部件通过...
  • 一种半导体装置包括:半导体图案;多个沟道结构,包括多个沟道图案;多个栅极结构;源极/漏极图案,在半导体图案上并且在所述多个沟道图案的侧表面上;介电隔离层;多个介电隔离图案;多个接触块;至少一个接触过孔,从至少一个接触块延伸到介电隔离层中,以...
  • 本发明公开了一种单片集成的CMOS驱动GaN垂直器件及其制备方法,器件包括p沟道FET、位于p沟道FET一侧的n沟道p‑GaN栅GaN HEMT、位于p沟道FET另一侧的垂直沟槽MOSFET;n沟道p‑GaN栅GaN HEMT、p沟道FET...
  • 形成半导体结构的方法包括形成半导体区域,在半导体区域上方形成栅极间隔件,在半导体区域旁边形成源极/漏极区域,其中源极/漏极区域为p型;以及在半导体区域上方形成栅极电介质。栅极电介质形成在栅极间隔件的相对部分之间的间隔中。氧化钌层形成在栅极电...
  • 在实施例中,方法包括:形成与第一源极/漏极区域和第二源极/漏极区域相邻的上部栅极结构以及与第三源极/漏极区域相邻的下部栅极结构;穿过第一介电层图案化第一开口和第二开口,以暴露第一源极/漏极区域和第二源极/漏极区域;图案化以延伸第二开口穿过第...
  • 本发明公开了一种氮化镓HEMTs与硅终端金刚石MOSFETs集成结构及其制备方法。该制备方法通过在硅衬底的另一侧生长多晶金刚石层后,对金刚石MOSFETs对应区域的硅衬底进行氧化形成氧化硅,在金刚石MOSFETs对应区域的栅极区域对应位置形...
  • 一种方法包括:形成基体衬底,基体衬底具有具备第一掺杂剂浓度的半导体衬底、具有大于第一掺杂剂浓度的第二掺杂剂浓度的底部外延半导体层、以及具有小于第二掺杂剂浓度的第三掺杂剂浓度的顶部外延半导体层;在顶部外延半导体层上形成前端制程(FEOL)结构...
  • 一种制造半导体器件的方法可以包括:提供衬底;在衬底上形成有源鳍区、源/漏图案、栅极结构和栅极间绝缘层;形成全高度接触部;形成全高度栅极接触部;使全高度接触部的第一子集和全高度栅极接触部的第二子集凹陷以分别形成减高接触部和减高栅极接触部;形成...
  • 本发明提供一种双向阻断半导体器件的封装结构及封装方法,封装结构包括:第一MOS管芯片及第二MOS管芯片,背面分别具有第一漏区和第二漏区,第一漏区与第二漏区面对面直接键合,形成导电键合界面,以使第一MOS管芯片与第二MOS管芯片沿垂直方向堆叠...
  • 本发明公开了一种贴装桥式整流器件及其制造方法,属于半导体器件封装与功率电子技术领域。包括第一金属底板及第二金属底板,第一金属底板及第二金属底板均为横向设置,第一金属底板在横向方向上依次设置正面放置的第一二极管芯片及倒装放置的第三二极管芯片,...
  • 本发明属于电力电子功率模块设计与优化技术领域,涉及一种低电感Si/SiC混合半桥功率模块结构设计方法。包括:设计Si/SiC混合半桥功率模块,选用大容量Si IGB搭配小容量SiC MOSFET;对混合半桥功率模块内芯片焊料层进行差异化设计...
  • 本申请公开了一种半导体器件,包括衬底;外延层;沟槽栅结构;其中,所述沟槽栅结构包括沿第一方向延伸的多个U向沟槽栅,和沿与所述第一方向相交的第二方向延伸的多个V向沟槽栅,所述多个U向沟槽栅沿与所述第一方向相垂直的方向相互平行排列,所述多个V向...
  • 本发明公开了一种半导体结构的制造方法及半导体器件。根据本发明实施例的半导体结构的制造方法包括提供一衬底,并在所述衬底上形成多晶硅层;对所述多晶硅层进行图形化以形成伪栅;在所述伪栅的侧壁表面注入锗离子,形成改性层;去除所述伪栅及所述改性层;以...
技术分类