Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明涉及MOS半导体技术领域,且公开了一种复合介质埋层MOS结构,从下向上依次包括有漏极、外延层、栅极和复合介质,所述外延层的内部包括位于下方的N衬底层和位于上方的N扩散层,所述N扩散层的内部左右两侧通过离子注入形成有N阱层、P阱层以及P...
  • 一种集成异质结的超结沟槽型4H‑SiC MOSFET,属于半导体功率芯片技术领域。该器件由漏极金属、N+衬底区、N‑漂移区、P‑超结区、P+多晶硅栅、N‑多晶硅区、N‑body区、N+多晶硅源区、N+body源区、源极金属、源极沟槽、栅极沟...
  • 本说明书实施例提供的半导体器件中具有贯穿体区和漂移区的第一沟槽,第一沟槽中填充有覆盖第一沟槽侧壁的隔离层以及填充于剩余第一沟槽的栅极结构;基于上述结构,在半导体器件的工作过程中,可以将电子在器件中的流向从横向变为纵向,在漂移区提供的耗尽层不...
  • 一种低导通电阻LDMOS结构及其制备方法。其结构是在N型漂移区上设有复合结构,复合结构包括厚氧化层,在厚氧化层上表面设浮空场板,厚氧化层下表面设有N型重掺杂掺杂区且N型重掺杂掺杂区与浮空场板错位排列,在N型重掺杂掺杂区的下方设有分段P型顶层...
  • 本发明涉及半导体器件设计制造技术领域,特别是涉及一种具备沟槽漏电极的LDMOS器件结构及制备方法。通过将漏电极集成于漂移区的沟槽之内,形成了具备沟槽几何特征的沟槽漏电极结构,利用其沟槽结构和内衬氧化层,将器件耐压时的高电场区域引导至沟槽侧壁...
  • 本公开涉及LDMOS晶体管架构。公开了一种晶体管。该晶体管包括具有第一导电类型的源极区和漏极区。该晶体管还包括位于该源极区附近并且具有第二导电类型的沟道区。该晶体管还包括位于该漏极区与该沟道区之间的漂移区,该漂移区具有比该漏极区的漏极区宽度...
  • 本发明公开了一种近全栅控FinFET结构及其制备方法和应用。近全栅控FinFET结构包括:外延结构、欧姆接触层以及源极、漏极和栅极,外延结构包括异质结构和盖帽层,外延结构具有凸起的鳍状部,异质结结构内的载流子沟道位于鳍状部内,盖帽层位于鳍状...
  • 本发明涉及半导体器件制备技术领域,特别是涉及一种P型DEMOS器件制备方法及系统。为了在各个方向上均形成远离局部氧化硅结构边界的离子浓度梯度变化区域边界,完全消除器件在高浓度离子掺杂时形成的耐压薄弱点,本发明以相同入射斜角,不同的器件方向对...
  • 本发明涉及一种降低短沟道效应的碳化硅MOSFET器件及其制备方法。本发明包括N型衬底,作为N型漏极;N型外延层,位于N型衬底上表面;电流引导层,位于N型外延层的上表面;P型阱区,间隔设置于电流引导层的上表面;N+源区,位于P型阱区表面中心两...
  • 本发明提供一种负反馈可变电阻器件及负反馈充电电路,涉及半导体器件技术领域,包括:MOS结构主体,其栅极呈井字形框架分布,有源区集中形成于井字形框架的中心区域并作为负反馈可变电阻器件的正极;外围掺杂区,分布于井字形框架的空隙区域且环绕正极,外...
  • 本发明公开了一种基于两种硅终端的增强型金刚石场效应管及其制备方法,涉及半导体技术领域,包括:金刚石衬底;第一硅终端层,位于金刚石衬底的上表面,且包括两部分,分别位于金刚石衬底的上表面的两侧;第二硅终端层,位于金刚石衬底的上表面,且位于第一硅...
  • 一种半导体元件包括磊晶层、电流扩散层、栅极结构、阱、重掺杂区以及源极电极。磊晶层具有第一导电型。电流扩散层位于磊晶层中且具有第一导电型。栅极结构与阱位于磊晶层中且位于电流扩散层上方。阱接触于栅极结构的侧壁。阱具有不同于第一导电型的第二导电型...
  • 本发明涉及集成电路制造领域,特别是涉及一种滑移沟道的场效应晶体管及其制备方法,包括自下而上设置的背栅基底层、栅介质层、二维半导体沟道层、源极电极片及漏极电极片;源极电极片与漏极电极片的顶部均包括金属帽层,源极电极片与漏极电极片通过对应的金属...
  • 本公开提供一种半导体器件及电子设备,通过在P‑GaN帽层靠近漏极的一侧设置分段延伸的多个P型延伸部,多个P型延伸部形成梳状结构,可以对栅漏间沟道中的2DEG浓度进行选区调制,优化器件在高压偏置下位于P‑GaN帽层靠近漏极一侧的关态峰值电场分...
  • 本公开提供一种半导体器件及电子设备,由于栅极的界面同时存在肖特基接触和欧姆接触,从而能够结合肖特基接触型P‑GaN栅器件栅漏电低以及欧姆接触型P‑GaN栅器件阈值电压稳定的优势,解决了传统肖特基接触型P‑GaN栅中P‑GaN帽层电位相对浮动...
  • 本公开提供一种半导体器件及电子设备,栅极的界面不仅存在肖特基接触,还存在欧姆接触,即在栅极形成类JFET等效结构,从而能够结合肖特基接触型P‑GaN栅器件栅漏电低以及欧姆接触型P‑GaN栅器件阈值电压稳定的优势,解决了传统肖特基接触型P‑G...
  • 本发明提供一种半导体器件及其制备方法,基于图案化的牺牲层在栅极结构与漏极结构之间形成至少一个电子调节层,且电子调节层被配置为三五族化合物,并靠近漏极结构及栅极结构的电子调节层与其均为非接触设置,电子调节层可产生较高的供体状态界面密度以在电子...
  • 本申请提供一种半导体结构,包含:基板、通道层、阻挡层、化合物半导体层、栅极电极、以及介电层堆叠。通道层设置于基板上。阻挡层设置于通道层上。化合物半导体层设置于阻挡层上。栅极电极设置于化合物半导体层上。介电层堆叠设置于栅极电极上。介电层堆叠包...
  • 本发明公开了一种纳米柱阵列调控的增强型GaN HEMT器件及其制备方法;该器件包括:依次层叠的衬底层、成核层、缓冲层、沟道层和势垒层;在势垒层上依次间隔设有源极、p‑GaN栅、p‑GaN纳米柱阵列和漏极;p‑GaN纳米柱阵列包括沿第一方向间...
  • 本发明公开了一种基于多向导通的大功率宽禁带半导体器件及其制备方法,该器件包括自下而上依次设置的衬底、缓冲层、沟道层和势垒层,缓冲层包括依次层叠的第一部分和第二部分,在第二部分、沟道层和势垒层组成的环状叠层结构的中心填充有静电屏蔽层,静电屏蔽...
技术分类