Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 一种GaN HEMT器件结构及其制备方法,器件结构包括:衬底;位于所述衬底上的GaN沟道层、势垒层、栅极结构、以及介质层,所述栅极结构两侧的GaN沟道层与势垒层接触以形成二维电子气,并且所述栅极结构两侧具有源漏区;位于所述源漏区内的欧姆接触...
  • 本发明公开了一种电场调制的p‑GaN栅增强型HEMT及其制备方法,p‑GaN栅增强型HEMT包括:自下而上依次叠加的衬底层、成核层、缓冲层、沟道层和势垒层,沿着势垒层上表面的一端到另一端依次设置有的源极、帽层、调制层阵列和漏极以及位于帽层之...
  • 本申请涉及半导体器件技术领域,公开了一种半导体器件及其制造方法。半导体器件包括:衬底;沟道层,位于衬底上;势垒层,位于沟道层远离衬底的一侧;钝化层,位于势垒层远离衬底的一侧;接触沟槽,贯穿钝化层以及势垒层,并从钝化层向衬底方向至少延伸至沟道...
  • 本发明公开了一种集成栅电阻的沟槽型功率器件结构及其制作方法,包括:衬底;衬底包括第一、第二部分衬底;若干沟槽形成于第一部分衬底内;多晶硅栅形成于每个沟槽内;每个沟槽内设计有集成栅电阻区,集成栅电阻区对应沟槽内多晶硅栅为部分填充;多晶硅栅与第...
  • 本发明公开了一种厚铜功率MOSFET结构及其制备方法,半导体晶圆及制备在所述半导体晶圆上的器件,在所述器件上布置有金属沉积层,所述金属沉积层仅覆盖于所述器件的源极、栅极和漏极上。通过使用掩模板进行选择性蒸发在晶圆的正面和/或背面形成金属沉积...
  • 本申请涉及一种SiC金属氧化物半导体场效应管及其制备方法,包括:基底、第二导电类型的阱区、第二导电类型的体区、第一导电类型的外延层、第一导电类型的源极掺杂区、沟道叠层、场区叠层、第一导电类型的漏极掺杂区和栅极结构。其中,沟道叠层包括沿第一方...
  • 本发明涉及半导体存储技术领域,提供一种铁电晶体管器件及其制造方法和非易失性存储器,该铁电晶体管器件包括衬底和栅极叠层;衬底内掺杂有源极区和漏极区,其间设有沟道区;栅极叠层设置在沟道区上,包含交替层叠的多个铁电层和多个介电层;铁电层中形成多个...
  • 本申请涉及半导体技术领域,具体涉及一种半导体器件及其制备方法,所述半导体器件包括依次层叠设置的第一沟道、介质隔离层和第二沟道;所述介质隔离层包括依次层叠设置的第一应力层、隔离层和第二应力层;所述第一应力层邻近所述第一沟道。本申请中所述半导体...
  • 本申请提供一种半导体器件、芯片、电子设备,涉及半导体技术领域,通过在第一沟道与导电结构的重合区域处形成耗尽区,实现低饱和电压和高输出阻抗。该半导体器件包括衬底和设置在衬底上的垂直晶体管,垂直晶体管包括第一极、第一沟道、第二极、第一栅结构。沿...
  • 公开了一种超结型功率器件,至少包括第一元胞和第二元胞,所述第一元胞和所述第二元胞各自包括:第一掺杂类型的衬底;第一掺杂类型的外延层,位于所述衬底上;第二掺杂类型的掺杂柱,位于所述外延层中;栅极结构,位于所述外延层上,所述栅极结构包括位于外延...
  • 公开了一种超结型沟槽功率器件,包括:衬底;外延层;沟槽栅结构,位于外延层中,沟槽栅结构包括沟槽,覆盖沟槽的底部和侧壁的第一栅介质层以及位于沟槽中的第一栅极导体;体区,位于沟槽栅的第一侧,并且与沟槽栅结构相邻;源区,位于体区中,并且与沟槽栅结...
  • 本发明提出一种半导体装置,包含:一衬底;一阱区,位于所述衬底中;一顶掺杂区,位于所述阱区中;一第一层间介电层,位于所述阱区上;至少一接触通孔,位于所述第一层间介电层中;一第一下金属层,位于所述第一层间介电层中;一第二层间介电层,位于所述第一...
  • 本发明涉及半导体技术领域,提供了一种半导体器件及其制造方法,该半导体器件包括:SOI衬底,包括自下而上依次层叠的衬底、埋层和外延层;隔离区,位于所述外延层的侧边,所述隔离区与所述埋层接触;横向分布在所述外延层表面的漂移区和第一阱区;栅极结构...
  • 本发明涉及半导体器件技术领域,尤其是涉及一种半导体器件、半导体器件的制作方法及车辆。半导体器件通过在漂移区内部引入浮空掺杂埋层,并与漂移区上方的绝缘隔离结构相互配合,能够有效调制漂移区内的二维电场分布,使原本集中于漏端的电场峰值得以均匀化,...
  • 本发明提供一种LDMOS器件结构及制备方法,其中,LDMOS器件结构包括:具有漂移区、阱区、源漏区和体区的基底;沿第一方向位于漏区两侧漂移区内的嵌入式氧化层,其表面高于漂移区;第一场板位于嵌入式氧化层表面;第二场板沿第二方向位于嵌入式氧化层...
  • 根据本公开的实施例的半导体器件包括:第一导电类型衬底;设置在第一导电类型衬底的第一表面上的第一导电类型外延层;设置在第一导电类型外延层中的栅极沟槽;设置在栅极沟槽内的栅电极;设置在第一导电类型外延层与栅电极之间的栅极绝缘层;设置在第一导电类...
  • 本申请涉及一种半导体器件及其制造方法,所述半导体器件包括衬底,所述衬底内设置有阱区;轻掺杂区,设置于所述阱区内;第一重掺杂区,设置于所述阱区内,且所述第一重掺杂区朝向所述衬底表面的正投影落入所述轻掺杂区朝向所述衬底表面的正投影所合围而成的第...
  • 本申请提供一种器件结构及其制造方法,器件结构可以包括衬底、衬底上的埋氧层、埋氧层上的沟道层、沟道上的栅介质层和栅极,还包括第一方向上位于沟道层两侧的源漏,在第二方向上位于沟道层两侧的功函数调整结构,功函数调整结构和所述沟道层之间设置有隔离层...
  • 本申请提供一种器件结构及其制造方法,器件结构可以包括衬底、衬底上的埋氧层、埋氧层上的沟道层、沟道上的栅介质层和栅极,还包括第一方向上位于沟道层两侧的源漏,在第二方向上位于沟道层两侧的结电极,第一方向和第二方向垂直,且位于平行所述衬底的表面的...
  • 本公开提供一种双栅极晶体管和包括该双栅极晶体管的显示装置,该双栅极晶体管包括:在第一栅极绝缘层上以倒锥形形状配置的第一栅电极、被设置成覆盖第一栅电极的缓冲层、设置在缓冲层上的有源层、被设置成覆盖有源层的第二栅极绝缘层、以及在第二栅极绝缘层上...
技术分类